Prosedur Percobaan
1. Rangkai rangkaian seperti gambar dibawah ini.
2. Set Switch B0 ke logika 1, Analisa Output yang terjadi, operasi reset dapat dilakukan setiap saat dengan menset Switch B0 ke logika 0. Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisa hasil tersebut.
1. Jurnal [kembali]
2. Hardware [kembali]
3. Video Percobaan [kembali]
4. Analisis [kembali]
Rangkaian percobaan menggunakan J-K flip flop untuk Asynchronous Counter 4 bit, yang menggunakan prinsip register, dimana data output akan di geser saat ada input berikutnya.
Input clock sebagai pengaktif counter, output LED yang menyala akan bergeser tergantung dari kondisi logika input clock. Pada jurnal dapat dilihat, sinyal output H0 akan naik saat sinyal CLK turun, sinyal output H1 akan naik saat sinyal H0 turun, sinyal output H2 akan naik saat sinyal H1 turun, dan sinyal output H3 akan naik saat sinyal H2 turun. (Dapat dilihat pergeseran sinyal pulsanya).
5. Link Download [kembali]
Tidak ada komentar:
Posting Komentar